

Projekt układu sumy liczby 2-bitowej z 3-bitową na bramkach NOR

1 Podsumowanie i wnioski

1.1 Ocena zaprojektowanego układu

Zaprojektowany układ sumy liczby 2-bitowej z 3-bitową sumą spełnia wszystkie stawiane przed nim wymagania funkcjonalne. Zastosowanie podejścia strukturalnego opartego na bramkach NOR okazało się wysoce efektywne. Układ działa w sposób deterministyczny i bezbłędnie wyznacza wynik sumy wraz z przeniesieniem najstarszego bitu.

W trakcie realizacji projektu wykonano:

- analizę teoretyczną sumatora 2-bitowego z 3-bitową sumą,
- specyfikację wejść i wyjść,
- analizę logiczną funkcji wyjściowych,
- minimalizację funkcji na bramkach NOR,
- opracowanie schematów logicznych i tabelarycznych,
- weryfikację działania za pomocą symulacji i tablicy prawdy.

Układ charakteryzuje się prostą strukturą, którą można łatwo zminimalizować pod kątem liczby bramek oraz liczby połączeń.

1.2 Korzyści wynikające z minimalizacji bramek NOR

Minimalizacja funkcji logicznej przyniosła wymierne korzyści:

- redukcja zasobów sprzętowych: liczba potrzebnych bramek spadła w stosunku do wariantu bezpośredniego,
- ograniczenie poboru prądu: mniejsza liczba przełączających się elementów wewnątrz struktur logicznych bezpośrednio przekłada się na mniejsze straty mocy,
- zwiększenie szybkości: skrócenie ścieżki krytycznej sygnału zminimalizowało opóźnienie propagacyjne, co pozwala na pracę układu przy wyższych częstotliwościach.

Realizacja wyłącznie na bramkach NOR pozwoliła na ujednolicenie struktury układu i uproszczenie jego interpretacji. W praktyce oznacza to mniejsze zapotrzebowanie na różne typy bramek logicznych oraz łatwiejszą realizację w strukturach cyfrowych.

Tabela porównawcza liczby bramek przed i po minimalizacji przedstawia się następująco:

Tabela 1: Porównanie liczby bramek przed i po minimalizacji

Wariant	Liczba bramek	Uwagi
Wariant początkowy (SOP)	większa liczba AND/OR/NOT	brak minimalizacji
Wariant zminimalizowany (NOR)	mniejsza liczba NOR	realizacja przyjazna dla NOR

1.3 Ograniczenia rozwiązania

Prezentowany układ posiada ograniczenie architektoniczne – realizuje wyłącznie funkcję sumy 2-bitowej z 3-bitową sumą. Nie dostarcza on informacji o relacji rzędu między liczbami, czyli nie wskazuje, która z liczb jest większa lub mniejsza. Dodatkowo, wraz ze wzrostem szerokości słowa danych (np. do 8 lub 16 bitów), struktura kaskadowa musiałaby zostać rozszerzona, co wymusiłoby zwiększenie liczby poziomów bramek i przyspieszenie opóźnień.

W praktyce ograniczenia te są naturalnym skutkiem przyjętego zakresu projektu, który obejmował wyłącznie sumę dwóch liczb dwubitowych z wynikiem 3-bitowym.

1.4 Możliwości rozwoju projektu

Projekt może zostać rozbudowany w następujących kierunkach:


- rozszerzenie funkcjonalności: dodanie bloków logicznych odpowiedzialnych za wykrywanie relacji większości i mniejszości,
- skalowalność: przekształcenie układu w sumator magistrali n-bitowej poprzez zastosowanie struktury kaskadowej lub drzewiastej,
- implementacja w języku opisu sprzętu: przeniesienie projektu na poziom opisu języka programowania układów programowalnych, co umożliwiłoby automatyczną syntezę w strukturach CPLD/FPGA.

Szczególnie interesującym kierunkiem rozwoju jest zastosowanie bramek NOR w strukturach programowalnych, gdzie możliwe jest wielokrotne użycie tych samych struktur bramkowych do realizacji różnych funkcji logicznych.

1.5 Zakres pracy

W pracy wykonano kompletną analizę projektu sumatora 2-bitowego z 3-bitową sumą na bramkach NOR. Praca obejmuje:

- wstęp teoretyczny,
- opis techniczny projektu,
- minimalizację funkcji logicznej,
- schematy logiczne, tabelaryczne i wykresowe,
- symulację i testowanie,
- podsumowanie i wnioski.




Rysunek 1: Schemat blokowy układu

Projekt został przygotowany w formie gotowej do dalszych prac rozwojowych oraz do wykorzystania w strukturach cyfrowych.


Na schemacie końcowym przedstawiono układ w formie uproszczonej, z wydzieleniem dwóch poziomów sumacyjnych oraz wyjścia przeniesienia. Rysunek ?? przedstawia układ w formie hierarchicznej: wejścia są przetwarzane na poziomie młodszym, a następnie na poziomie starszym, a wynik końcowy jest sumą 3-bitową.

Rysunek ?? przedstawia szczegółowo zależności między wejściami a wyjściami w formie bramek NOR.

Praca została zakończona. Wszystkie punkty zostały wykonane zgodnie z planem.



Rysunek 2: Schemat logiczny układu zrealizowany wyłącznie na bramkach NOR



stany A_1A_0 (górny rząd) i B_1B_0 (dolny rząd) zgodne z tablicą prawdy

Rysunek 3: Przebiegi czasowe sygnałów wejściowych A_1, A_0, B_1, B_0 oraz wyjścia S_2 dla wszystkich 16 kombinacji wejściowych